SPARC T4：集成加密模块

　　甲骨文是一家多少有点令人琢磨不透的公司。这一方面有其“大小通吃”的收购历史，也有其借助收购来扩展业务并推出处理器产品的壮举。 最近，IBM也成为了甲骨文的钻石级合作伙伴，在业界中频频以诉讼亮相的甲骨文，也在圈子里不断吸纳各方力量，为将来的业务版图加速布局。

　　此次，甲骨文推出了被收购前SUN公司所设计的SPARC架构处理器产品——SPARC T4。该处理器是T3的后续升级产品，主要面向服务器和HPC领域，改进之处主要在单线程和加密运算性能上。

甲骨文SPARC产品路线图

　　SPARC T4处理器是自2004年10月推出的双核UltraSPARC-IV+“Panther”芯片以来最为重要的一款产品。它主要面向入门级和中级服务器平台，并将于今年年底前正式发布。

SPARC T4处理器

　　在上月召开的Hot Chips 23会议上，甲骨文披露了SPARC T4的有关信息。T4处理器内核数为8个，每个内核可以同时执行8线程，这样一来T4处理器执行的总线程数即为64。不过，虽然T4的总线程数远低于此前的T3（128线程），但T4的单个线程执行效率和表现性能都远远高于T3，几乎是T3的两倍之多。

SPARC T4核心框架图

　　更为重要的是，T4处理器一改以往T3处理器不具备三级缓存功能，新增了4MB三级缓存。此外，T4处理器的运行频率超过 3GHz，采用台积电40nm CMOS制造工艺。据悉，T4单个核心为S3——甲骨文新近开发的具有乱序执行的功能。每个S3核心内 部集成16KB一级数据缓存（L1 Data Cache），16KB一级命令缓存（L1 Command Cache），128KB二级缓存。而前代T3使用的 S2核心L1只有16KB命令+8KB数据，对比之下S3大大提高。

　　另一特点是，T4还强化了加密编码运算功能。它采用了专门对应AES和DES、Kasumi、Camellia、CRC32c等算法的低延迟"in -pipe"命令，以及对应MD5、SHA-1、SHA-256、SHA-512、MPMUL等算法的高延迟"out-of-pipe"命令。

　　点评：

　　近些年来，云计算的兴起和新兴地区的经济发展，使得HPC和服务器市场的需求得以空前强化。甲骨文此次即将推出的SPARC架构服务器，以及明年推出的4核Yellowstone Falls和16核Cascade Falls，既是满足未来市场发展的需要，也是甲骨文抢夺高端芯片市场的未来布局。